

PCI Express やギガビット Ethernet などに対応したトランシーバを備えた FPGA Arria GX ファミリ

米国 Altera 社は、最大 2.5Gbps のトランシーバを備えた FPGA「Arria GX ファミリ」5 品種を発売した。トランシーバは、PCI Express(× 1, × 4)やギガビット Ethernet, Serial RapidIO(× 1, × 4)の送受信に使える。本 FPGA は、産業機器や医療機器、通信機器のバス・ブリッジのほか、CPU や DSP のコプロセッサとしても利用できるという。

本 FPGA の等価 LE 数は 21,580 ~

90,220。最大 12 個のトランシーバと最大 4.5M ビットのメモリを内蔵する。また、DDR/DDR2 メモリのインターフェースを備える。動画像処理、信号処理、エラー訂正、プロトコル処理、メモリ・インターフェースなどの各種 IP(intellectual property)を用意する。本 FPGA の開発には、同社の開発ツール「Quartus II v7.1」を用いる(Web Edition も利用可)。

2007 年 8 月から PCI Express アプリケー

ション向けの開発キットを提供する予定。サブボードを接続することで、ギガビット Ethernet と Serial RapidIO の評価も行えるという。

本 FPGA は、同社の FPGA「Stratix II」のアーキテクチャを基に開発した。シグナル・インテグリティに配慮して、ワイヤ・ボンディングを使用しないフリップ・チップ実装を採用した。90nm プロセスを用いて製造する。

表1 Arria GX ファミリの概要

型 名	EP1AGX20	EP1AGX35	EP1AGX50	EP1AGX60	EP1AGX90
等価ロジック・エレメント(LE)数	21,580	33,520	50,160	60,100	90,220
トランシーバ・チャンネル数	4	4/8	4/8	4/8/12	12
合計メモリ(Mビット)	1.2	1.3	2.5	2.5	4.5
DSP ブロック数	10	14	26	32	44
PLL 数	4	4	4/8	4/8	8
最大ユーザ I/O ピン数	341	341	514	514	538

価格

50 ドル(EP1AGX50CF484C6, 25,000 個購入時の単価)

連絡先

日本アルテラ株式会社

TEL 03-3340-9480

japan@altera.com

http://www.altera.co.jp/

デュアルコアとシングル・コアの通信/ネットワーク機器向け MIPS プロセッサ XLS

米国 Raza Microelectronics 社は、デュアルコアとシングル・コアの MIPS プロセッサ・ファミリ「XLS」を発売する。MIPS64 命令セット・アーキテクチャに準拠する。同社がこれまで提供してきた 2 ~ 8CPU コアの MIPS プロセッサ・ファミリ「XLR」と、オブジェクト・コード・レベルの互換性がある。同社では、XLS を XLR のローエンド版と位置付けている。例えば、

基幹系の通信モジュールやセキュリティ機能を備える無線 LAN スイッチ、セキュリティ・サーバなどへの搭載を想定している。

CPU コアの動作周波数は 600MHz ~ 1.2GHz。一つの CPU コアは、2 個または 4 個のスレッドを同時に処理する。各 CPU コアは、16K ~ 32K バイトの命令キャッシュと 16K ~ 32K バイトのデータ・キャッシュを備えている。

サンプル出荷は 2007 年 6 月から、量産出荷は同年第 3 四半期から開始する予定。

価格

30 ドルから(量産時の単価)

連絡先

インターニクス株式会社

TEL 03-5322-1700

razamicro@internix.co.jp

http://www.internix.co.jp/

表1 XLS ファミリの概要

	XLS608	XLS608	XLS608	XLS608	XLS608
動作周波数	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz	800MHz ~ 1.2GHz
CPU コア数/スレッド数	2 コア/8 スレッド	2 コア/8 スレッド	1 コア/4 スレッド	1 コア/4 スレッド	1 コア/2 スレッド
命令/データ・キャッシュ	32K バイト/32K バイト	32K バイト/32K バイト	32K バイト/32K バイト	32K バイト/32K バイト	16K バイト/16K バイト
2 次キャッシュ	1M バイト	1M バイト	512K バイト	512K バイト	256K バイト
セキュリティ処理性能	2.5Gbps	2.5Gbps	1.25Gbps	1.25Gbps	612Mbps
データ圧縮/伸張処理性能	2.5Gbps	2.5Gbps	1.25Gbps	-	-
DDR2 メモリ・インターフェース	36 ビット幅 × 4 ポート または 72 ビット幅 × 2 ポート	36 ビット幅 × 2 ポート または 72 ビット幅 × 2 ポート	36 ビット幅 × 2 ポート または 72 ビット幅 × 1 ポート	36 ビット幅 × 1 ポート	36 ビット幅 × 1 ポート
ギガビット Ethernet ポート	8 ポート	6 ポート	6 ポート	4 ポート	2 ポート
USB 2.0 インターフェース	2 ポート	2 ポート	2 ポート	1 ポート	1 ポート
PCI Express インターフェース	× 2 レーン, 2 ポート	× 2 レーン, 2 ポート	× 2 レーン, 2 ポート	× 1 レーン, 2 ポート	× 1 レーン, 2 ポート

USB 2.0 インターフェースを備えた Virtex-5 LX ボード VX-USBII

プライムシステムズは、米国 Xilinx 社製の FPGA である Virtex-5 LX シリーズを搭載した開発ボード「VX-USBII」を発売した。USB 2.0 インターフェースを備える。搭載する FPGA が異なる 3 機種を用意した。「VX-USB2/50C1」は 50,000 ロジック・セルと 216K バイトの内蔵 RAM を備える。「VX-USB2/80C1」は 85,000 ロジック・セルと 432K バイトの内蔵 RAM を備える。「VX-USB2/110C1」は 110,000 ロジック・セルと 576K バイトの内蔵 RAM を備える。USB インターフェースを備えたデータ収集

装置や画像処理機器、通信機器などの開発に利用できるという。USB2.0 の実効データ転送速度は 30Mbps。

本開発ボードは、36M ビットの同期 SRAM を二つ備え、データをバッファリングしながら画像処理やフラット・パネル・ディスプレイ (FPD) への画像表示を行える。また、A-D コンバータを搭載したサブボードを接続できる。さらに、米国 Agilent Technologies 社のロジック・アナライザのプローブを接続でき、FPGA 内の信号を容易に観測できる。

価格

330,000 円 (5 万ロジック・セル, 216K バイト内蔵 RAM)
430,000 円 (8.5 万ロジック・セル, 432K バイト内蔵 RAM)
530,000 円 (11 万ロジック・セル, 576K バイト内蔵 RAM)

連絡先

有限会社プライムシステムズ
TEL 0266-70-1171
info@prime-sys.co.jp
http://www.prime-sys.co.jp/

1M ポイントのメモリを備えた、100MHz ~ 500MHz 帯域のオシロスコープ DSO5000 シリーズ

米国 Agilent Technologies 社は、100 MHz ~ 500MHz 帯域のオシロスコープ「DSO5000 シリーズ」6 機種を発売した。1M ポイント分のメモリを備え、2 チャンネルもしくは 4 チャンネルを測定できる。「DSO 5012A」と「DSO5014A」はそれぞれ 100 MHz の 2 チャンネル品と 4 チャンネル品、「DSO 5032A」と「DSO5034A」はそれぞれ 300MHz の 2 チャンネル品と 4 チャンネル品、「DSO 5052A」と「DSO5054A」はそれぞれ 500MHz の 2 チャンネル品と 4 チャンネル品である。DSO5052A と DSO5054A のサンプリング

レートは 4G サンプル/s、それ以外は 2G サンプル/s。パルス幅が数 ns の信号波形を数 ms の間モニタしたいモータや音声などの解析、および電源投入シーケンスの不具合解析などに使える。

本オシロスコープは、10ms ごとに波形を更新する。ディスプレイは 256 輝度階調の XGA (1024 ピクセル × 768 ピクセル)。外形寸法は 354mm × 188mm × 174mm で、重量は 4.1kg。外部インターフェースとして、USB や Ethernet、GPIO を備える。コンピュータや通信機器、家電機器、

産業機器などの開発・テストに利用できるという。

価格

490,177 円 (DSO5012A, 100MHz, 2 チャンネル)
593,046 円 (DSO5014A, 100MHz, 4 チャンネル)
665,674 円 (DSO5032A, 300MHz, 2 チャンネル)
835,098 円 (DSO5034A, 300MHz, 4 チャンネル)
992,500 円 (DSO5052A, 500MHz, 2 チャンネル)
1,209,764 円 (DSO5054A, 500MHz, 4 チャンネル)

連絡先

アジレント・テクノロジー株式会社
TEL 0120-421-345
http://www.agilent.co.jp/

デュアル・コアの SH マイコン SH7205, SH7265

ルネサス テクノロジは、2 個の SH2A-CPU コアを搭載するマイクロコントローラ「SH7205」と「SH7265」を発売する。同社は、こうした製品を「SH2A-DUAL」と呼んでいる。動作周波数は最大 200MHz。処理性能は最大 480Dhrystone MIPS (million instructions per second)、浮動小数点演算性能は 400MFLOPS (mega floating point number operations per second)。SH7205 は家電機器や産業用機器、SH7265 はカー・オーディオ機器やカー・ナビゲーション機器、マルチメディア機器などにお

ける利用を想定して開発した。

内部バスは、CPU コアごとに別々に用意した。すなわち、CPU 用と DMAC (direct memory access controller) 用に 2 層ずつ、合計 4 層のマルチレイヤ・バス構成とした。これにより、一方の CPU がバスを占有して、他方の CPU の処理に待ち時間が発生するといったことがなくなる。

また、各 CPU の上で異なる OS を稼働させることができる。さらに、CPU 間の通信機能を用意した。一方の CPU で処理中の状態やデータをもう一方の CPU に伝達す

るためのメモリを備えている。

価格

2,500 円 (SH7205, サンプル価格)
2,600 ~ 2,800 円 (SH7265, サンプル価格)

連絡先

株式会社ルネサス テクノロジ
TEL 03-5201-5214
csc@renesas.com
http://japan.renesas.com/

4チャンネルのスイッチング電源をデジタル制御できるIC UCD9240

米国 Texas Instruments 社は、4チャンネルのスイッチング電源をデジタル制御できるIC「UCD9240」を発売した。各電源を、分解能250psのPWM(pulse width modulation)で制御し、2MHzのスイッチングが可能。本ICはARM7コアを搭載する。これにより、ON/OFFシーケンスなどの制御を行う。フィードバック・ループのフィルタ演算やPWM信号の生成を行うためのハードウェア・ブロックも備える。POL(point of load)電源などに使えるという。

本ICの開発環境として、「デジタル・パワー開発用GUI」と呼ばれるGUIベースの

ツール群を用意する。例えば、出力電圧やON/OFFの遅延、過電圧保護などの電源パラメータを設定するツールや、ゲイン特性と位相特性を設定すると適切な電源パラメータを計算するツールなどがある。デジタル電源制御用の通信規格であるPMBusを介して、パソコンからパラメータを設定できる。また、PMBusを介して本ICの入力電圧や出力電圧、出力電流、温度などの動作状況をモニタするツールも提供する。

同社は、本ICで制御できるDC-DCコンバータ・モジュール2品種を同時に発売した。「PTD08A010W」の最大出力電流は

10A、「PTD08A020W」の最大出力電流は20A。ともに入力電圧は4.75V～14V、出力電圧は0.7V～3.6V。

価格

5.95 ドル(UCD9240, 1,000個購入時の単価)

8.50 ドル(PTD08A010W, 1,000個購入時の単価)

12.90 ドル(PTD08A020W, 1,000個購入時の単価)

連絡先

日本テキサス・インスツルメンツ株式会社

<http://www.tij.co.jp/pic/>

NEWS

機能分散型マルチコア・プロセッサ対応OSの製品化など、TOPPERS 関連の発表が続々

TOPPERS プロジェクトは、機能分散型マルチコア・プロセッサに対応した商用TOPPERS OSが開発されたことや、保護機能OSの実証実験を開始したこと、およびFAT仕様標準ファイル・システムを公開したことを発表した。TOPPERS プロジェクトは、μITRON仕様標準の組み込み向けオープン・ソースOS「TOPPERS」などを開発しているNPO法人である。

エーアイコーポレーションは2007年6月から商用TOPPERS OS「TOPPERS-Pro マルチ/FDMP」の出荷を開始する。米国Altera社のFPGA向けソフト・マクロCPUコア「Nios II」をFPGA上に並べて構成したマルチコア・プロセッサに対応する。これは、TOPPERS プロジェクトが開発した機能分散型マルチプロセッサ対応OS「TOPPERS/FDMP」のNios II版をベースに、同社のTCP/IPプロトコル・スタックや電源断対応ファイル・システムを追加したものである。

FDMPカーネルが対応する機能分散型とは、複数のCPUコアが存在する環境で各CPUコアに固定的に機能を割り当てる方式である。各CPUコアには、例えば演算用やI/O用などの機能が割り振られる。各タスクはCPUコア間を移動せず、特定の

CPUコアに割り当てられる。

また、名古屋大学 大学院情報科学研究科 組込みリアルタイムシステム研究室(高田・富山研究室)、名古屋市工業研究所、アイシン精機、ヴィッツ、サニー技研、東海ソフト、豊通エレクトロニクスなどは、自動車用ECU(engine control unit)向けの保護機能OSと車載通信ミドルウェア(CAN用、LIN用)を開発した。この保護機能OSは、TOPPERS/OSEKカーネルにメモリ保護機能と時間保護機能を追加したものである。

メモリ保護機能を使うことにより、ほかのタスクやカーネルへの不当なメモリ・アクセスを禁止でき、プログラムのバグによるカーネルやアプリケーションの破壊を防止できる。この機能を実現するためには、CPUにメモリ保護を行う機能が必要になる。そこで、保護機能OSの開発グループはルネサス テクノロジと協力して、同社のCPUである「M32R-II」にMPU(memory protection unit; メモリ保護ユニット)を追加したCPUを開発した。「MPU機能をM32R-IIに追加するにあたり、研究グループから仕様を提示し、ルネサス テクノロジが開発を行った。今回提示したMPUは、世界標準の一步先の機能

を有している(ヴィッツ 開発第三部の服部博行氏)。現段階ではMPU機能付きM32R-IIプロセッサは、FPGA上に実装されているが、最終的には評価用チップの製造を検討している。

時間保護機能は、マルチタスクOSの環境下で、タスクに割り当てられるCPU時間を確保する機能である。今回の実装では、デッドライン・モニタリング方式と階層型スケジューラ方式を採用している。

車載通信ミドルウェアは、CAN通信およびLIN通信を行うミドルウェアである。OS上で動作するものとOSがなくても動作するものを開発した。現在、TOPPERS プロジェクト会員向けに早期リリースを始めている。会員による評価終了後に一般公開を行う予定である。

さらに、TOPPERS プロジェクトは、FAT仕様標準ファイル・システム「FatFs for TOPPERS」の公開を開始した。これは、TOPPERS/JSPカーネルで動作するファイル・システムである。

連絡先

NPO法人 TOPPERS プロジェクト

TEL 03-3865-5616

<http://www.toppers.jp/>